Recherche
Une nouvelle conception de puces réduit la consommation d’énergie de l’IA grâce à un traitement FPGA optimisé.
Leur innovation, présentée à la Conférence internationale sur la logique et les applications programmables sur le terrain en 2025, repose sur des tableaux de portes programmables sur le terrain (FPGA), qui sont flexibles et peuvent être reprogrammés après fabrication.
Le projet a été récompensé et met en avant une conception appelée « Double Duty », permettant l’utilisation simultanée de tables de recherche (LUT) et de chaînes additionnelles, optimisant ainsi l’efficacité des charges de travail liées à l’IA.
Tests ont montré que cette nouvelle architecture peut réduire l’espace requis pour des tâches d’IA de plus de 20 % et améliorer les performances de près de 10 %.
Ce changement architectural a des implications au-delà de l’IA, influençant également des secteurs tels que la vérification des puces et les communications sans fil.
Ce projet, issu d’un travail de recherche de premier cycle, a impliqué une collaboration entre l’Université Cornell, l’Université de Toronto, et des ingénieurs d’Altera, soulignant l’efficacité des FPGA dans l’accélération d’applications modernes.